當前位置:首頁 > DAC
  • 可編程 LED 驅動器是什麼,你應該瞭解一下?

    此次小編所寫的文章中所述的電路顯示了創建可編程 LED 驅動器更簡單的方法,該驅動器非常適用於需要緊湊、可擴展、易於供電和高線性度電源的精確照明控制應用。不過,尺寸必須適應應用的要求,以避免由於各種存在的電感(例如線路電感和寄生電感)引起的任何故障。 為響應新能源法規的要求,LED 正越來越多地被用作節能光源。與傳統燈具相比,它們具有決定性優勢:能耗更低,壽命更長,並且有各種顏色可供選擇。例如,藉助 LED,世界上最大的教堂——羅馬聖彼得大教堂,現在得以呈現於全新燈光下。通過智能控制系統,即使是其重要藏品最小的細節也可以通過預設的照明場景進行一一呈現。這些數字控制系統集成了可編程 LED 驅動器,因此可按需激活 LED。圖 1 顯示了一個 3 通道 LED 驅動器配置的示例。 圖 1.用於控制三個獨立 LED 的 LED 驅動器的簡化原理圖 數模轉換器(DAC)(在本例中為 ADI 公司的 AD5686)的三個輸出電壓中的每一個都控制一個電壓-電流轉換器級,在每一級的負載路徑中放置獨立的 LED,用於每個 LED 通道。所有三個轉換器級均由運算放大器(運放)ADA4500-2 並連接一個用來控制 LED 電流的 MOSFET 實現。理論上,這個 LED 電流可以高達幾安培,具體取決於電壓源(VS)和負載電阻,在本電路中為 2 Ω。因此,選擇合適的 MOSFET 非常重要。 DAC 輸出電壓的質量很大程度上取決於基準電壓源 VREF。應使用高質量的基準電壓源。ADR4520 就是這樣一個例子,如圖 1 所示。它具有極低的噪聲、超高的長期精度和出色的温度穩定性。 由於 ADA4500-2 的內部設計,典型的軌到軌放大器具有一定的非線性和交越失真。它們的輸入級由兩個並聯的差分晶體管組成:PNP 級(Q1 和 Q2)和 NPN 級(Q3 和 Q4),如圖 2 所示。 圖 2.運算放大器中的軌到軌雙極晶體管輸入級簡化版 根據所施加的共模電壓,兩組輸入對產生不同的失調電壓和偏置電流。如果共模電壓施加到放大器輸入端,與正或負電源電壓(VS)相差小於 0.7 V,則只會激活兩個輸入級中的一個。那麼,僅會出現對應於有效級的誤差(失調電壓和偏置電流)。如果電壓升至 0.8 V,則兩個輸入級都將激活。在這種情況下,失調電壓可能突然改變,導致所謂的交越失真和非線性。 相比之下,ADA4500-2 具有集成的輸入端電荷泵,無需第二個差分對即可覆蓋軌到軌輸入範圍,從而避免了交越失真。ADA4500-2 的其他優勢還包括低失調、低偏置電流和低噪聲分量。 在這類電路中,必須注意負載/電流路徑中由 LED 連線產生的電感。導線通常為數米長,如果沒有提供正確的補償,可能會導致異常的振盪。此電路中的補償通過反饋路徑實現,它將由分流電阻測量的電流返回到運算放大器的輸入。應根據產生的電感調整 ADA4500-2 上現有的電阻和電容電路。 利用圖 1 所示的電路,能夠更簡易地實現可通過 DAC 編程以用於精確照明控制應用的多通道 LED 驅動器。根據特定需求進行適當調整以避免功能異常也是十分重要的。

    時間:2020-10-20 關鍵詞: led驅動器 電流轉換器 dac

  • 乘法DAC如何用於DAC以外的其他應用?

    好文章當然要分享啦~如果您喜歡這篇文章,請聯繫後台添加白名單,歡迎轉載喲~ 您也許知道,某些DAC包含可在輸出端生成基準電壓的R2R網絡。這些電阻都是精密電阻。它們通常用來根據發送到DAC的數字值切換電流,從而在輸出放大器端產生一個電壓。採用乘法DAC時,並未集成輸出放大器。這就有可能實現某些非常規應用,並將R2R網絡用作一個電阻。 大多數 DAC 採用固定的正基準電壓工作,輸出電壓或電流與基準電壓和設定的數字碼的乘積成比例。而對於所謂的乘法數模轉換器(MDAC),情況並非如此,其基準電壓可以變化,變化範圍通常是±10V。因此,通過基準電壓和數字碼可以影響模擬輸出(在這兩種情況下都是動態的)。 長按觀看精密DAC的技術入門課程哦~ 應用 藉助相應的接線,模塊可以輸出放大、衰減或反轉的信號(相對於基準信號而言)。因此,其應用領域包括波形發生器、可編程濾波器和 PGA(可編程增益放大器),以及其他必須調整失調或增益的很多應用。 圖1. 具有可變增益的電路(PGA) 圖1顯示了一個帶下游放大器的 14 位 MDAC AD5453 ,放大器可根據DAC 的編程數字碼放大或削弱信號。 電路計算 該電路的輸出電壓 (VOUT) 計算如下: 除了增益和 DAC 的設定數字碼 D 之外,輸出電壓還受運算放大器電源電壓的影響或限制。在所示情況下, ADA4637-1 放大器的電源電壓為±15 V 電壓,應輸出 ±12V 的最大電壓,因此其控制範圍足夠大。增益由電阻 R2 和 R3 確定: 所有電阻(R1至R3)應具有相同的電阻温度係數 (TCR),但不一定要與DAC 內部電阻的 TCR 相同。電阻 R1 用於根據 R 2和 R3 及以下關係調整 DAC 內部電阻 (RFB): 選擇電阻時,必須確保運算放大器在最大輸入電壓時仍處於工作範圍內( DAC 可以在 VREF 下處理 ±10 V)。還應注意,放大器的輸入偏置電流 (IBIAS) 會被電阻( RFB + R2|| R3)放大,這對失調電壓有相當大的影響。選擇具有超低輸入偏置電流和超低輸入失調電壓(依據數據手冊)的運算放大器 ADA4637-1 正是基於這個原因。為了防止閉環控制系統不穩定或所謂的響鈴振盪,在 IOUT 和 RFB 之間插入 4.7 pF 電容;特別推薦將這一做法用於快速放大器。 如前所述,放大器的失調電壓會被閉環增益放大。當設置增益的外部電阻發生改變,變化值對應於數字步長時,此值會增加到期望值上,產生微分非線性誤差。如果它足夠大,可能會導致DAC行為非單調。為避免這種效應,有必要選擇低失調電壓和低輸入偏置電流的放大器。 相比其他電路的優勢 原則上,如果允許使用外部基準電壓源,那麼也可以使用標準 DAC,不過標準 DAC 與 MDAC 之間有一些重大區別。標準 DAC 的基準輸入只能處理幅度有限的單極性電壓。除幅度外,基準輸入帶寬也非常有限。這在數據手冊中用乘法帶寬值表示。以 AD5664 16位 DAC 為例,該值為 340 kHz。乘法 DAC 的基準輸入可以使用雙極性電壓,其也可以高於電源電壓。帶寬同樣高得多—— AD5453 的典型帶寬為 12 MHz。 結語 乘法數模轉換器的使用不是那麼廣泛,但其提供了許多可能性。除了高帶寬的自制 PGA 以外,移動應用也是非常合適的應用,因為其功耗要求低於 50 μW。 AD5453 乘法帶寬:12 MHz 積分非線性(INL):±0.25 LSB(8位) 8引腳TSOT和MSOP封裝 電源電壓:2.5 V至5.5 V 引腳兼容的8/10/12/14位電流輸出DAC ±10 V基準電壓輸入 50 MHz串行接口 更新速率:2.7 MSPS 擴展的温度範圍:–40°C至+125°C 四象限乘法 上電覆位,具有掉電檢測功能 功耗:

    時間:2020-09-22 關鍵詞: 電路圖 dac

  • 電源噪聲和高速DAC相位噪聲之間有何影響

    文中將要討論的所有噪聲源,設計人員可能會茫然不知所措。一種簡單的做法是採取某種"推薦解決方案";但對任何具體設計要求而言,這都是次優做法。在所有器件特性中,噪聲可能是一個特別具有挑戰性、難以掌握的設計課題。這些挑戰常常導致一些道聽途説的設計規則,並且開發中要反覆試錯。本文將解決相位噪聲問題,目標是通過量化分析來闡明如何圍繞高速數模轉換器中的相位噪聲貢獻進行設計。本文旨在獲得一種"一次成功"的設計方法,即設計不多不少,剛好滿足相位噪聲要求。 從一塊白板開始,首先將 DAC 視作一個模塊。噪聲可能來自內部,因為任何實際元器件都會產生某種噪聲;也可能來自外部噪聲源。外部噪聲源可通過 DAC 的任何外部的任何外部任意連接,包括電源、時鐘和數字接口等,進入其中。圖 1 顯示了這些可能性。下面將對每一種可能的噪聲嫌疑對象分別進行研究,以瞭解其重要性。 圖 1.DAC 相位噪聲來源 首先討論數字接口,它恰好是最容易處理的。數字 I/O 負責接收要在模擬域中輸出的數字採樣信號。眾所周知,如眼圖所示,數字電路和收到的波形多含噪聲。由此看來,相應的問題是:是否所有這種噪聲和活動都能滲入 DAC 內部的不同區域且表現為相位噪聲?當然,數字接口可能在別處引起噪聲,但這裏關心的是相位噪聲。 為了證明 I/O 是否需要關切,我們比較了 AD9162 系列高速 DAC 器件開啓和關閉數字接口兩種情況下的相位噪聲。無數字接口時,器件的 NCO 模式內部生成波形,DAC 事實上變成 DDS 發生器。圖 2 顯示了實驗結果。 圖 2. 不同插值時的相位噪聲 相位噪聲的峯值會根據接口的具體情況發生變化。現在我們感興趣的是,噪聲和所有曲線在彼此之上。因此,對於這個產品線,儘管由於系統要求可能要注意雜散,但接口不是問題。發現接口無需擔心之後,我們感興趣的下一個方面是時鐘。

    時間:2020-09-18 關鍵詞: 電源 噪音 dac

  • 基於ADI 20位DAC的醫療成像系統設計

        在現代系統集成控制當中,大型的信號切換系統都是各種場所必不可少的,目前主流的信號切換系統包括CREATOR快捷等大型切換系統產品,其中有AV信號切換系統、RGB信號切換系統、DVI信號切換系統以及HDMI信號切換系統等等。但就目前而言,各種環境的差異特別是周邊電磁干擾的影響,都會對各種信號切換系統造成一定程度上的影響,因此,各個廠家在自己信號切換系統中,都採用了EMI/EMC抑制等技術。下面,我簡單介紹一些相關問題:   產品的種類和測試機構不同,EMI/EMC的測試要求也不同。但還是可以將EMI/EMC測試大致分為兩類:   輻射:該測試限定了某產品輻射或傳導的信號幅度和頻率,從而使其不會對其它產品產生干擾。   敏感度(也稱為抗擾度):該測試通過限定會干擾設備正常工作的輻射和傳導信號的幅度和頻率,説明產品的輻射抑制能力。   EMI/EMC測試失敗通常發生在產品設計中最薄弱的環節(信號和干擾)從這個環節進入或離開經過屏蔽和濾波的裝置。在音頻/視頻接口中,最薄弱的地方就是連接設備的電纜,它們相當於天線。對於電腦來説,將顯示器和揚聲器連接至電腦的電纜是最薄弱的環節,它常常會引起EMI/EMC問題。我們可能會認為只有高帶寬的視頻接口才會產生這種問題,而低頻音頻接口不會有這種問題。所有放大器都採用A類音頻放大器時確實是這樣。然而,目前所採用的高效D類放大器都具有高頻開關信號,如果不進行適當的濾波和屏蔽,也會存在EMI問題。   計算機普遍採用的視頻格式,也就是我們所説的“圖形”,和電視的視頻形式是不一樣的。計算機視頻包括紅、綠和藍色(R、G、B)模擬視頻信號,以及行、場同步和DDC5組成的邏輯信號,所有這些信號都具有快速上升/下降時間。視頻連接器通常採用高密度超微D型連接器,用來連接顯示器和電腦。雖然這個方案結合了視頻信號屏蔽(同軸)和共模扼流圈(CMC)等措施來降低輻射和傳導EMI,但還是需要增加濾波環節,才能夠確保滿足EMI要求。在廣播視頻應用中,採用類似的濾波措施來消除電視圖像中的混疊瑕疵。然而在圖形視頻中卻不能這麼做,因為圖形視頻的目的是在儘可能高的分辨率下重現“開”、“關”像素的棋盤狀圖案。因此,為實現最佳的顯示性能,我們希望帶寬越大越好。但在實際應用中,必須權衡考慮EMI和視頻性能,因此只好犧牲視頻帶寬。對於多信號視頻接口,多種因素需要權衡考慮。   音頻接口要在不產生EMI的情況下獲得效率和性能,要解決一系列不同的問題。在便攜式應用中,我們想要最大限度延長電池壽命,而不期望效率低下的設計產生熱量,因此D類放大器得到了廣泛應用。問題是D類放大器使用PWM來實現高效率,這與開關電源很相似。使用非屏蔽揚聲器連線接至輸出端時,連線會像天線一樣輻射EMI。儘管時鐘頻率(典型值為300kHz至1MHz)高於音頻頻譜,但它是一個具有大量諧波分量的方波。用來濾除該諧波分量的濾波器尺寸比較大,而且成本又高。在膝上型電腦等便攜應用中,由於尺寸原因,這不是一個可行的解決方案。   在諸多的EMI/EMC抑制技術當中,MAX9511和MAX9705代表了EMI/EMC控制的先進技術,因此被逐漸的應用到具體產品當中。將這些器件應用於產品當中可以有效降低EMI。不必像以前那樣依靠大尺寸外部濾波器和屏蔽等會增加成本和尺寸的方法,這些器件採用了當今最先進的技術,有效保證了電磁兼容性和性能。

    時間:2020-09-09 關鍵詞: adi ad5791 醫療成像 dac

  • 高速/高精度視頻DAC芯片 CS7123

      1.緒論   自六十年代以來,許多國家即開始對導航和定位技術的研究。而車輛導航系統即是測量並解算出車輛的瞬時運動狀態和位置,提供給駕駛員或自動駕駛儀以實現車輛的正確操縱或控制。車輛導航系統發展起始於七十年代初,美國公路局於70 年代初提出了一種電子路徑引導系統(ERGS),此係統是一種具有無線路徑引導能力的導航系統,它以短距離指向標網絡作為其基本的技術起點而形成的中央動態路徑引導功能的導航系統;但是,由於資金有限,此係統最終沒有實現。   在九十年代,以GPS 為基礎的導航系統不斷地完善,在國內外都進入了實用階段,美國開發的PATHFINDER 系統,日本的VICS 系統。在中國,GPS 定位導航技術於近幾年也了巨大的發展,如西安504 所開發的WP2000 系統,其主要用於導航和報警方面。   2. GPS 概述   2.1 GPS 系統簡介   全球定位系統,簡稱GPS,是沿地球軌道運行的24 顆導航衞星的星座集合。GPS 接收機就是利用這些衞星所發送的精確的時間和位置信息來進行定位。該系統可提供地球上所有點的三維座標。   美國五角大樓利用GPS 提供的導航數據以應付險峻地形和各種突發情況,同時它也控制着此係統。儘管GPS 主要用於軍事目的,但是它在民用和商業領域中的價值不斷的被認識。GPS 衞星也因此發送兩種代碼:一種只供軍方使用的加密代碼PPS(也稱P 碼),另一種是供民間使用的標準定仁明良務代碼SPS(C/A 碼)。美國政府己於21 世紀初宣佈,自2000 年5 月1 日子夜開始,取消SA 政策,使民用C/A 碼的定位精度大大提高。   GPS 系統主要是由三部分組成:(1)GPS 衞星(空間部分),(2)地面監控系統,(3)GPS 接收機(用户部分)。   2.2 GPS 定位的基本原理   GPS 定位的基本原理是根據高速運動的衞星瞬間位置作為己知的起算數據,採用空間距離後方交會的方法,確定待測點的位置。   利用GPS 進行定位是以GPS 衞星和用户接收機天線之間的距離(或距離差)為基礎,並根據已知的衞星瞬時座標來確定用户接收機所對應的點位,即待定點的三維座標(x,y,z),其關鍵是測定用户接收機天線至GPS 衞星之間的距離。GPS 定位方式主要有絕對定位和相對定位兩種。   3.GPS 在車輛定位與導航中的應用   車輛定位與導航的研究在國外起始於上世紀70 年代,目前稱為AVLN(AutomaTIc Vehicle LocaTION and NavigaTIon,自動車輛定位與導航)。   AVLN 是智能運輸系統(ITS)或智能汽車/ 公路系統(IVHS)的基礎環節。   GPS 車輛定位與導航系統,以其精確定位的易實現性、相對成本的低廉性、設計與安裝的相對獨立性,自1995 年以來,在國內獲得了迅速發展。中國科技大學GPS 實驗室在其中也做出了開創性的工作。   3.1 GPS 車輛導航系統的發展   GPS 全球定位技術作為一項高新技術,以前國內主要應用於鐵路、空運及海運領域,隨着GPS 全球定位系統技術日趨成熟,該技術開始轉向公路運輸領域。目前,GPS 車載定位系統主要用於公交、出租、客運等行業。通過GPS 定位技術可以很好地解決公路交通擁擠的現象,GPS 車輛定位系統是藉助於GPS 全球定位系統為機動車輛提供定位信息的系統。GPS 系統可以提供全球覆蓋、全天候、免費的高精度標準授時/ 導航定位服務,通過GPS 接收機可以實時地獲得經緯度信息進行確定經緯度位置和速度、時間等信息車輛定位系統將獲得的一系列信息進行處理以確定車輛的具體位置。日本,豐田、東芝、索尼等在轎車導航系統方面的研究處於世界領先地位。1991 年,東芝公司轎車導航系統,採用一種可操作的電視GPS 接收機,可顯示沿途飯店、旅館和商店等信息。   1994 年,索尼公司推出一種帶電子地圖的汽車導航系統,將一個8 通道的GPS 接收機與CD- ROM格式的地圖及信息數據庫結合在一起,並能接收調頻無線電廣播發送的交通流量信息。奔馳、豐田、本田等大公司,積極開發自己的導航信息系統,拓展導航信息服務市場。在美國,克萊斯勒公司研製了一種基於GPS 的車輛導航系統,該系統在失去衞星信號後,可用羅經和記程計工作,保持車輛繼續導航。威斯汀豪斯公司使巴黎的公共汽車率先使用車輛調度和導航系統。   3.2 GPS 與車輛導航系統   GPS 在ITS 中的應用主要體現在車輛導航上。在GPS 的諸項應用中,車輛定位導航應用發展最快,並取得了巨大的經濟效益和社會效益。車輛應用已躍居GPS 各應用之首。   雖然汽車是人們日常生活中的一部分,但是,擁有小汽車並不一定使我們的生活變得更加方便。公共交通工具是在固定的交通路線上行駛的,與此不同的是,小汽車和卡車司機需要知道到達目的地的路線以及何處可以停車。如果道路網錯綜複雜,那麼,司機就很容易迷路,這種情況,既令人焦急,又浪費寶貴的時間。   車輛導航系統就像一個自信的領航員坐在汽車的副駕駛位置上,指引司機一點也不用費勁即可按時到達目的地。即使有了導航系統,如果司機的方向辨別能力太差,也是容易迷路的。如果將你目前所處的位置和目的地在顯示屏上標出來,那麼,事情就好辦了。顯示屏上的箭頭表明你的當前位置,並向你建議朝哪個方向行駛,可以到達目的地。有的導航系統具有聲音導航提示功能,如前面向右拐,或者你離目的地還有一半的路程。因此,司機就不需要頻繁地看顯示器了。導航系統的另一個具有吸引力的性能,是資料信息軟件庫,該軟件庫將飯店、高爾夫球場和其他娛樂場所等當地的道路信息集合在一起。   所謂GPS 車輛導航系統,就是利用接收GPS 信號對機動目標進行監控和定位,並根據航跡情況對其運動進行優化和指導的系統。使用車用導航系統可帶來縮短行車時間、快速到達目的地、減少能源消耗、保障行車安全等多方面的利益。   車輛GPS 定位導航系統的正常運轉至少需要覆蓋全球的GPS 衞星系統、輕便可靠的GPS 接收機、快速強大的運算系統、覆蓋面廣內容詳實的電子地圖以及無線通訊網絡等附屬設施。   3.2.1 車輛定位技術   車輛定位技術是整個車輛導航系統的基礎,系統中幾乎所有的功能都以車輛定位的精確度為前提。車輛定位的精確度和實時性直接關係到一個智能交通系統的實用價值和整體性能。由於車輛定位技術在車輛導航系統中特殊且有重要的作用,車輛定位技術一直是各種車輛導航系統研究和開發機構的重點課題。GPS 全球定位系統是由美國提出並實施的一項龐大的宇宙及航天工程,其最初的目的是為美國軍方服務,但隨着近年來GPS 技術的民用化,它逐漸成為了一個全球性的工具。在陸地上的移動信息系統方面,GPS 逐步被應用到安全保障、車輛導航領域。GPS 定位精度高、實時性好,基本上能夠滿足未來ITS 中車輛導航系統的精度要求。因此,基於GPS 的車輛自動定位/ 導航與管理系統的開發與應用正日益受到國內外各部門的高度重視,並將顯示出巨大的經濟和社會效益。   3.2.2 GPS 車輛定位系統硬件設計   車載設備的具體工作環境要求GPS 車輛定位系統的體積要儘可能小,可靠性要儘可能高。因此,系統硬件核心部分適宜選擇某種嵌入式計算機。隨着計算機技術的飛速發展,在產品中嵌入微機作為控制器已開始隨處可見。由於PC 體系結構的廣泛流行,與PC 兼容的軟件、硬件、外設和開發工具都比其它體系結構更豐富、更便宜,將PC 體系結構用於嵌入式應用就意味着能夠大幅度地降低開發成本、減小風險及縮短開發週期,而且減少了許多令人頭疼的系統維護和技術支持。PC/104計算機可以滿足以上要求,它體積小、集成度高,提供與PC 總線在體系結構、硬件和軟件上的完全兼容,而且結構緊湊的棧接式模塊很適合嵌入式控制應用的獨特要求。由於使用CMOS 器件,PC/104 模塊功耗低,不存在散熱問題,工作温度範圍寬(0- 700℃);結構緊固,非常緊湊,所佔面積只有90mm&TImes;96mm,超小的體積使安裝和攜帶都很方便;減少了產品部件的數量;由模塊構成的系統,直接疊裝,無需機箱和底板;具有良好的抗衝擊、抗震特性。己有的PC/104 模塊為構造嵌入式系統提供了種類繁多的各種構件,它高集成性和可模塊化的結構適用於多種應用。 3.2.3 基於GPS 導航技術的電子地圖   電子地圖是GPS 導航系統的重要組成部分,它是導航系統與用户的界面,它把接收到的導航定位信號和機動目標行駛範圍的地理特徵相結合,動態而直觀的對目標的運動進行管理和指導,而使用户無須瞭解接收到的數據的含義就可以方便簡潔的使用導航系統。電子地圖還是對導航系統性能的擴展,由於電子地圖是由相應軟件組成,它可方便的實現各種功能,最大程度的發揮導航系統的潛能,做到方便、準確、快捷,而無須進行硬件方面的調整。   3.2.4 地圖匹配技術   車輛在電子地圖上顯示的行駛路徑是定位技術測得的。然而,不論是哪種定位技術都有其無法克服的侷限性。無線電導航技術依賴於外界設備,其定位精度或受無線網覆蓋面積的限制(如Sign PoST)或受定位信號精確度的影響(如GPS);推測導航技術的精確度則受方向探測儀及車速脈衝設備精度的限制,且其存在積累誤差,即隨着車輛行駛距離的增加,誤差越來越大。由於這些誤差,使車輛的位置出現偏差。地圖匹配是一項確定車輛在地圖上位置的技術,其糾錯技術恰恰避免了定位技術無法克服的侷限性。地圖匹配指GPS 接收機測量到其載體當前的有關位置信息後,再從電子地圖數據庫中獲取有關信息,然後通過匹配算法得到載體位置等的偏差信息,並對其進行實時修正,從而準確顯示車輛的位置。可以説,地圖匹配算法的效果直接關係到車輛定位的精度,地圖匹配技術是決定導航產品最終性能的關鍵技術,因此,GPS、電子地圖相結合並通過地圖的匹配算法實現的組合導航技術是一種比較理想的導航方式。   

    時間:2020-09-08 關鍵詞: 視頻芯片 cs7123 dac

  • Cirrus Logic MasterHIFI 音頻 DAC 為移動和專業音頻設備帶來錄音棚級的音頻質量

    CS43130 DAC 功耗降低了 4 倍,包括一個 NOS 濾波器和 512 單位元,用於自然、高保真的聲音再現 ( 2017 年 2 月15 日,奧斯汀,德克薩斯州)—— 隨着全球對通過移動設備播放高保真音樂內容的需求不斷增長,Cirrus Logic (NASDAQ:CRUS) 推出了含有耳機放大器的低功耗 CS43130 MasterHIFI™ 數模轉換器 (DAC)。CS43130 DAC 具有獨特的無過採樣 (NOS) 仿真模式(許多音響發燒友認為,其感覺類似電子管放大器或者黑膠唱片的效果,釋放出了聲音的情感),聽眾可以享受到現代消費類產品所缺失的自然悦耳的聲音。 Cirrus Logic CS43130 以及用於專業音頻的 DAC CS4399 在模擬/數字濾波器陣列的每個通道上使用了 512 個獨立 DAC,以提供高帶寬、高分辨率數字音頻源的最真實再現。該功能保證了聲音的純淨,有助於過濾掉不需要的噪聲,同時為超高質量音樂播放提供了很高的防抖能力,使音樂和音頻能夠最大程度地接近原始音源。 Cirrus Logic 音頻產品營銷副總裁 Carl Alberty 先生表示:“全球的智能手機 OEM 正在加速產品開發,利用越來越多的高分辨率流媒體和可下載音樂內容,為消費者提供更好的音頻體驗。我們的用户和市場領導者對 Cirrus Logic 和 Wolfson Microelectronics 的音頻工程專業技術帶來的價值和所具有的傳統優勢非常認可,而我們的 CS43130 DAC 等新的高保真產品,則讓他們感受到了非常真實的音頻質量——如同藝術家們置身於錄音棚中的感覺。” CS43130 基於全新的設計,具有 -108 dB 的 THD + N 和 130 dB 的動態範圍和出色的 Hi-Fi 音頻播放和超低功耗,功耗為 23 毫瓦,比業內其他移動 Hi-Fi DAC 低四倍,有助於延長電池使用壽命。該產品支持高達 32 位、384 kHz 採樣率的音頻播放,確保用户獲得最佳的聽覺體驗。 目前大多數智能手機和移動設備的存儲容量都大大增加了,使消費者不僅能夠使用MP3 等標準壓縮音頻源,而且還可以採用更高分辨率的音頻(也稱為“無損”)格式。這些格式,如 FLAC、PONO、LDAC 等,需要設備具有更多的存儲空間,但可以提供更高質量的音頻體驗。高級音頻內容也越來越多地通過流媒體服務提供給消費者,例如 SpoTIfy®,Google Play MusicTM 和 TIdal®。 CS43130 DAC 性能特點 · 高分辨率音頻格式支持:Direct Stream Digital® (DSD)、DSD DoP (PCM承載DSD) ,高達 DSD128 · 專有 DSD 處理器處理 DSD 和 PCM 音頻流之間的切換,同時匹配模擬音頻輸出電平 · NOS 仿真模式提供了現代 DAC 設計所缺少的自然 CD 播放器聲音 · 512 單位元有助於從信號中消除不需要的噪聲,以獲得最佳濾波器響應 · 模擬旁路開關實現了 Hi-Fi 和語音通話模式之間的輕鬆切換,並且包括了僅用於語音的低功耗狀態 · 其轉換能力支持接受來自獨立編解碼器的耳機輸出,因此易於集成 · 較少的外部組件為實現更多特性預留了空間,減小了最終產品的尺寸 · 高級 Hi-Fi 濾波器允許 OEM 調整自己的聲音簽名 封裝和供貨信息 Cirrus Logic CS43130 和 CS4399 採用 42 球腳 WLCS 或者 40 引腳 QFN 封裝,目前為客户提供樣片。 Cirrus Logic 的音頻傳統優勢 Cirrus Logic 的 SmartHIFITM 和 MasterHIFI 產品是公司享有盛譽的高保真音頻組件的代表,為 OEM bbgoex提供高性能音頻 IC ——智能編解碼器、DAC、ADC 和 DSP,極大提高了用户的聽覺體驗。MasterHIFI 產品是公司表現最好的轉換器,同時具有高性能和低功耗特性,而 SmartHIFI 產品還集成了信號處理功能,以提供高級音頻特性。 關於Cirrus Logic公司 Cirrus Logic 是音頻和語音信號處理市場高性能、低功耗集成電路供應商的行業領導者。公司的產品涵蓋了從音頻捕捉到回放的整個音頻信號處理鏈,為世界頂級的智能手機、平板電腦、數字耳機、可穿戴設備和新興智能家居應用提供創新型產品。Cirrus Logic總部位於美國德克薩斯州奧斯汀,公司獨特的企業文化屢獲殊榮,在全球備受認可。 更多詳情請關注 www.cirrus.com. Cirrus Logic, Cirrus, Cirrus Logic標誌設計及Sound Clear為 註冊商標或Cirrus Logic 公司的商標。Cirrus Logic公司保留所有權利。

    時間:2020-08-13 關鍵詞: 音頻設備 cs43130 dac

  • 分佈式自治公司DAC正在利用區塊鏈來驗證交易

    前言:區塊鏈上有不少讓人興奮的概念,DAO是其中之一。為什麼DAO會引起這麼大的關注?其中很重要的原因是它具有的特性:自動化執行的統一規則、透明度、權益相關者都可以表達自己的利益訴求,它代表了一種組織管理的可能方向。但同時DAO發展處於初級階段,它的治理機制是否合理?如何才能對組織發展有利?這裏有很多細節需要探討。 從歷史看,組織的概念一直以來都是以嚴格的所有權結構為中心。在過去的幾十年,公司開始引入開放、扁平的組織結構,它允許公司裏的更多人可以表達自己的聲音。但是,最終而言,為整個組織做決策通常是一個人或少數人的責任。 當我們觀察大公司,明確的層級結構是標準。畢竟,Apple、Google以及Facebook都有CEO、CTO以及CMO,同時還有總監、經理以及相應的下屬。早期的初創公司和大公司都有明確定義的所有權和領導結構。儘管在一家公司擁有股權是可能的,且理論上可以擁有組織的一部分,但其影響力是非常有限的。 幾個世紀以來,確定所有權、層級以及規則的困境給組織發展帶來了主要障礙。但是,如果公司不一定需要所有者怎麼辦?這個問題在歷史上的大多數時侯都是基於理想主義的。而如今實現分佈式的無所有者組織成為可能,這要感謝DAO(分佈式自主組織)的出現。 什麼是DAO? DAO有時候也稱為分佈式自治公司(DAC,decentralized autonomous corporation),它是一種由編碼為計算機程序的規則所表示的組織,該程序是透明的、由股東或代幣持有人控制,且不受中心機構影響。DAO利用區塊鏈來驗證交易。 DAO中的每個人都可以發佈提議並進行投票來做決策。加密貨幣用來代表關鍵價值,在指定時期結束時具有最高數額的投票獲勝。這跟其他形式的投票形成直接對比,這些投票通常每人的比重相同。通常,提案為“是或否”的問題,即公司A是否應該開發產品x? 為什麼人們想要這個? 快速、無邊界的業務決策 如果在A國的某人想跟B國、C國等國家的創始人一起創業,當前做個事情的過程非常複雜。不同的司法管轄區有不同的要求。決策所需的時間範圍也有所不同。例如,假設A國的某人只需一天即可正式成立業務,而在B國的那位需要3個月時間來啓動。顯然,在B國的人並不擁有跟A國的那位一樣的資源。 DAO則提供了一種解決方案,可以通過遵守一套標準規則,讓每個人都可以在同等條件下工作,而不用考慮所在的地理位置。本質上説,創建DAO的一個主要原因之一是為組織的成立和運營提供平等的體系。 組織範圍內的投票 很多公司都有董事會來做重要決策。這麼做的問題是這些組織通常只對少數選出的問題進行投票,且並不一定代表組織的大多數。DAO可以改變這一點,它允許組織的任何人都可以就他們關心的問題進行投票。例如,A可能會關心問題A和問題C,但不怎麼關心問題B。 通過DAO,A可以根據自己關心的程度來對提案進行相應比例的代幣投票。DAO不會使用對組織內成員的輸入忽略或不加計入的系統,而是確保所有投票都被統計並向所有人顯示。(藍狐筆記:DAO確保組織內的利益相關者,也就是代幣持有人都有機會表達的自己的意見) 無法篡改規則 在任何組織內,政策和規則決定什麼能做以及什麼不能做。例如,在一家公司,不遵守規定的員工可能會遭受懲罰。如果某人上班遲到,這可能會也可能不會導致相應地扣減工資。這個決定可以通過時間戳來自動執行,但並非所有組織都會強制執行。 例如,如果老闆遲到,它可能會通過設置例外情況來變更這個規則。在DAO中,它會通過代碼確保規則適用於每個人。組織內已建立的一套規則無法被篡改,除非投票人羣體同意這麼做。 會議是形成想法和討論想法的機會。DAO可以讓遠程組織更容易評估成員興趣,更容易讓想法從構想變為現實。 DAO的侷限 很多決策依賴於人的活動,而不是自動化 智能合約已經實現讓很多人工任務變成自動化執行。例如,智能合約可以決定A是否可以向B發送資金,這個決定基於它是否滿足一組標準。問題在於,無法僅通過點擊按鈕來完成很多活動。 其中一個案例是關於分配工作資金。例如,DAO可以使用智能合約來發送資金,開發團隊用該資金構建APP。但是,DAO無法確保開發團隊完成開發或者甚至無法確定資金是否被正確使用。最小化此類問題的機制可能包括要求通過里程碑來對大型項目是否完成進行投票。 缺乏法律支持 儘管由於DAO的無邊界性質,它被認為在組織業務運營上更有效率,但這也可以看作為是一種缺陷。由於對DAO運作相關的官方法律還未制定,因此這類組織的法律地位充其量是模凌兩可的。智能合約代碼看上去有助於保護個人,但法院並沒有正式認可這些。 當前最具人氣的DAO · Dash DAO DashDAO由主節點(持有至少1000個DASH代幣的權益持有者)管理。主節點可以運行重要功能,包括即時發送(InstantSend)和隱私發送(PrivateSend)。他們同時也為使用Dash國庫資金的提案進行投票。任何人可以向主節點提交提案。5個DASH的費用是必須的,作為反垃圾發送的費用。如果有足夠的主節點投票,則就可以為該提案提供資金。 · BitShares BitShares於2013年發佈,它是第一個通過代表和見證人選舉程序實現DAO的平台。代表向平台提交更新和改進。見證人驗證交易並將其發佈到區塊鏈上。任何持有BTS代幣的人,也就是持有平台原生代幣的人,都可以進行投票。 · Aragon Aragon有一個DAO,它允許其代幣ANT持有人創建屬於他們自己的DAO組織,並就決策進行投票。其他功能還包括開採新代幣、向用户支付各種代幣、以及為組織內的個人定製權限的設置。像Liverpeer、MyBit、以及BrighTID等項目都使用了Aragon。 · MakerDAO MakerDAO使用了這樣的DAO:其原生代幣MKR的持有人可以就影響其P2P借貸協議的決策進行投票。MKR代幣持有人投票決定年化借貸利率(穩定費)、開啓每個CDP所需的抵押資產比率(抵押率)、在ETH閃崩或其他無法意料情況下關閉協議的能力。 · Moloch DAO Moloch DAO的成員從DAO資助的公共物品的改善中享受到集體利益。Moloch DAO當前專注於資助以太坊2.0的開發。 · DAOStack DAOStack為Alchemy提供功能,它是首個基於DAOStack構建的實時去中心化應用。Alchemy當前正在為ETHGlobal、Kyber以及Polkadot這些組織管理實時DAO。當投票結束,預測正確的人們可以從其質押權益中獲得收益。GEN是DAOStack的原生代幣,旨在幫助去中心化組織有效擴展的同時不損害其價值。 財富500強公司能否變成分佈式的組織? 2017年,西門子成為第一家在其內部使用DAO的財富500強公司。完全在DAO上運行大公司的概念很讓人感興趣,但還不太實用。如果一家財富500強公司今天突然決定就其所有治理全部轉向DAO,這會帶來無數的技術挑戰(UI/UX、安全、擴展性)需要解決,以使得區塊鏈能支持此類組織結構。上述提及的侷限性也將適用。對於參與者來説,這裏會有學習曲線。 最後,還有人為因素需要考慮。如果參與率太低,就很難分辨出投票是否實際上代表組織的真正大多數。對於DAO提案和投票過於依賴,也可能會導致個人持續進行很多小決策,這從根本上限制了投票人實際上必須完成所分配任務的時間。從現實角度,因為上述原因,創建運行在DAO上的小型組織更有可行性。

    時間:2020-05-14 關鍵詞: 區塊鏈 以太坊 智能合約 dac

  • 使用兩個具有多DAC同步功能的AD9139器件進行寬帶基帶I/Q發射器設計

    評估和設計支持 電路評估板 AD9139/ADL5375評估板(AD9139-DUAL-EBZ) 數字模式發生器評估板(AD-DPG3) 設計和集成文件 原理圖、佈局文件、物料清單、軟件 電路功能與優勢 圖1所示的這個電路提供一個同步寬頻帶發射器,可支持高達1150 MHz的超寬I/Q帶寬。該設計證明了高帶內信號性能,如高無雜散動態範圍(SFDR)、低誤差矢量幅度(EVM)和寬頻帶範圍內的平坦頻率響應。 多個通道間的同步性能對於象限誤差校正(QEC)尤為重要。啓用多芯片同步時,轉換器之間的延遲失配可能在一個時鐘週期內,並且存在對齊良好的同步時鐘。 高速同步的挑戰是要在過程、電壓和温度(PVT)中達到數模(DAC)時鐘週期的精度。要達到這種精度,需要在DAC上實施同步邏輯塊,並且必須在板上精心設計佈局和時鐘方案以與同步邏輯塊配合使用。 該電路可用於支持E頻段中的寬帶點對點應用,這可同時確保零中頻(ZIF)和復中頻(CIF)。出色的同步性能使其能夠支持雷達等應用中的嚴格對齊要求。  圖1.AD9139-DUAL-EBZ評估板功能框圖 圖2.用於實現電路的AD9139-DUAL-EBZ評估板 電路描述 圖2所示的電路板使用雙AD9139單通道TxDAC、ADL5375-05寬帶正交調製器和AD9516-1時鐘發生器。 AD9139的數據時鐘輸入(DCI)頻率可高達575 MHz。由於在上升沿和下降沿捕獲的數據均饋入單個DAC,1×模式下的數據速率可高達1150 MSPS。為支持正交數據,使用了兩個AD9139器件來生成基帶數據。每個通道的模擬輸出分別進入自己的低通濾波器。因此,參考設計可支持高達1150 MHz的複合帶寬,如圖3所示。在如此大範圍中的平坦度至關重要。由於AD9139包括一個可抵消DAC的內在sinc滾降影響的反sinc濾波器,DAC後的濾波器平坦度變得對總平坦度至關重要。對於並行低電壓差分信號(LVDS)接口,575 MHz的DDR時鐘頻率很高。需要仔細設計LVDS接口的時序。 圖3.雙AD9139器件的最大帶寬 正交調製器 ADL5375-05是一款寬帶正交調製器,輸出頻率範圍為400 MHz至6 GHz。ADL5375-05作為I/Q調製器與AD9139接口,該調製器的頻率範圍很寬,為400 MHz至6 GHz。AD9139的輸出和ADL5375-05的輸入共用0.5 V的相同共模電平。 時鐘產生和考慮事項 考慮到同步要求,兩個AD9139器件的DACCLK、同步時鐘和幀時鐘都必須對齊良好。AD9516-1支持必需的時鐘分配功能,以及為產生更高頻率而集成的壓控振盪器(VCO)和鎖相環(PLL)。禁用VCO和PLL,並且AD9516-1處於時鐘分配模式時,更好的時鐘相位噪聲更利於高速對齊。作為時鐘分配模式使用時,在1 GHz輸出,分頻比為1,10 MHz頻偏處,加性相位噪聲為147 dBc/Hz。Rohde & Schwartz SMA100A具有出色的相位噪聲性能,用其作為AD9516-1的輸入時,AD9516-1的輸出總相位噪聲接近時鐘分配模式下AD9516-1的最小限值。 AD9139的多芯片同步 雙通道間的同步對於QEC至關重要。DACCLK和同步時鐘之間需要佈局對稱。此外,DACCLK和同步時鐘之間的相位不得落在建立和保持時間窗口內(也稱為保持在窗口外(KOW))。 同步機制可以達到在DAC輸出上多個通道之間在PVT中的失配小於一個DAC時鐘週期。以下是實現測試性能的指南: 1. DACCLK 1和DACCLK 2必須在AD9139的引腳上對齊良好。DACCLK 1和DACCLK 2之間的不匹配將添加到輸出上的最終不匹配中。 2. 同步時鐘1和同步時鐘2必須對齊良好,並且分別由DACCLK1和DACCLK2採樣,用作參考。 3. DACCLK和同步時鐘之間的相對相位不得落在KOW內,如圖4所示。 圖4.DACCLK和同步時鐘之間的時序要求 LVDS接口設計 DCI = 575 MHz時,在PVT中設計LVDS接口通常是一個挑戰。本節用一個例子説明如何設計和優化該接口。 以圖5為例,DCI = 491 MHz。根據AD9139數據手冊規格,如果DCI和DATA的邊緣在AD9139的引腳上對齊良好,當延遲鎖相環(DLL)相位設置為零時,KOW(設置時間 + 保持時間)可置於有效窗口中間。 數據有效裕量由如下公式定義。 TDATA VALID MARGIN = TDATA PERIOD − TDATA SKEW − TDATA JITTER − (THOLD + TSETUP) 在整個過程變化、電壓和温度中,TDATA VALID MARGIN必須> 0以確保數據的正確採樣。 When DCI = 491 MHz (see Figure 5), DCI = 491 MHz(見圖5)時, • TDATA PERIOD = 1018 ps • THOLD + TSETUP = 517 ps • TDATA SKEW + TDATA JITTER在PVT中必須小於501 ps,這是用户實施的要求。TDATA SKEW包括LVDS數據總線延遲失配、PVT中DCI和DATA總線之間的偏斜等。 要優化接口設計,用户可執行以下操作: • 在印刷電路板(PCB)上用盡可能短的相同長度的走線。 • 通過確保以下各項,優化現場可編程門陣列(PFGA): • DCI和DATA的邊緣在AD9139的引腳上對齊良好。 • 在温度和電壓變化時,DCI和DATA之間的漂移越小越好。 • DCI和DATA之間的抖動越小越好。 掃描DLL相位後,AD9139的樣本錯誤檢測(SED)功能也可用於檢查DCI和DATA之間的時序關係。 圖5.LVDS時序要求 低通濾波器設計 出於實驗目的,為了使AD9139的性能不被濾波器限制,在板上設計了一個在240MHz內具有良好平坦度和羣延遲性能的濾波器。在實際產品開發中,可以通過增加濾波器的階數來增強帶外抑制。 圖6所示的濾波器拓撲結構是一個五階巴特沃茲濾波器,轉折頻率為900 MHz。此濾波器的仿真響應曲線如圖7所示。仿真平坦度為±0.1 dB(直流至240 MHz)。此濾波器的仿真羣延遲曲線如圖7所示。 圖6.推薦的DAC調製器接口拓撲(FC = 900 MHz,五階巴特沃茲濾波器) 圖7.DAC調製器與900 MHz五階巴特沃茲濾波器接口的頻率響應(模擬) 圖8.濾波器的羣延遲 佈局建議 應特別注意AD9139和ADL5375接口的佈局。以下是一些獲得較好噪聲和雜散性能的建議。圖9顯示了一個遵循這些建議的頂層佈局圖: · 將DAC、濾波器和調製器放在PCB的同一側。 · 收緊濾波器佈局:減少L和C的禁區裕量。 · 將對地電容分三路接到GND平面。 · 縮短DAC到調製器的距離。 · 使所有I/Q差分走線長度保持良好的匹配。 · 濾波器端接電阻儘可能靠近調製器輸入端放置。 · DAC輸出50 Ω電阻儘可能靠近DAC放置。 · L和C使用0402封裝。 · 加寬經過濾波器網絡的走線以降低信號損耗。 · 在所有DAC輸出走線、濾波器網絡、調製器輸出走線和LO輸入走線周圍設置通孔。 ·將本振(LO)和調製器輸出走線佈設在不同的層上或彼此成90°角,防止耦合。 圖9.一般佈局建議 電路評估與測試 下節描述如何設置和測試評估板。這些步驟概述了實現評估板功能和結果所需的基本步驟。有關更詳細的信息,請參閲AD9139-DUAL-EBZ評估板快速入門指南。 需要的設備 需要使用以下硬件: · AD9139-DUAL-EBZ · AD-DPG3 · Agilent E3631A電源(或同等電源) · 頻譜分析儀PXA N9030A · Rohde & Schwartz SMA100A信號發生器 · 帶USB端口的PC · USB電纜 需要使用以下軟件: · DPG downloader · ACE軟件 測試設置 下節描述使用64 QAM數字調製測量鄰道功率(ACP)和調製誤差率(MER)性能的詳細信息。測試設置靈活,也可以執行其它測量。測試設置如下圖10所示。AD9139-DUAL-EBZ評估板的硬件、SPI軟件、快速入門指南(QSG)以及DPG3硬件和軟件均已發佈。 使用一個Keysight E3631為P5/P6上的電路板提供5 V電源。使用一個R&S SMA100A為板上的AD9516-1提供輸入時鐘。再使用一個R&S SMA100A為ADL5375-05提供LO時鐘。AD9139通過串行外設接口(SPI)軟件進行編程。PC上運行的DPGDownloader生成AD9139的發射矢量並將其下載至DPG3。ADL5375-05的輸出饋入Keysight PXA N9030A。 圖10.測試設置功能框圖 測量結果 圖11.ACP測量,LO = 2.5 G,BW = 6 × 80 = 480 MHz (CIF) 圖12.MER/EVM測量,LO = 2.5 G,BW = 6 × 80 = 480 MHz (CIF)

    時間:2020-04-03 關鍵詞: 發射器 ad9139 dac

  • 基準電壓源的重要性解析

    很多人都知道基準電壓,那麼它的作用是什麼呢?由於無處不在,我們來看看基準電壓有多重要。我們平時會用到嗎?無論是汽車還是電腦等,只要是電子產品就必須以某種方式與“真實”交互。這種結合能測量出(特性:速度、壓力、長度、温度)映射到電子產品體現在(電壓)上面。這種則需要一個衡量標準,我們所説的這個標準就是基準電壓。 基準電壓源?到底會用到哪裏?能有什麼作用,能幫助我們做些什麼?我們進一步瞭解下! 定義: 基準電壓源是當代模擬集成電路極為重要的組成部分,它為串聯型穩壓電路、A/D和D/A轉化器提供基準電壓,也是大多數傳感器的穩壓供電電源或激勵源。另外,基準電壓源也可作為標準電池、儀器表頭的刻度標準和精密電流源。 基準電壓源只是一個電路或電路元件,只要電路需要,它就能提供已知電位。這可能是幾分鐘、幾小時或幾年。如果產品需要採集真實世界的相關信息,例如電池電壓或電流、功耗、信號大小或特性、故障識別等,那麼必須將相關信號與一個標準進行比較。每個比較器、ADC、DAC 或檢測電路必須有一個基準電壓源才能完成上述工作。將目標信號與已知值進行比較,可以準確量化任何信號。 理想基準電壓源 理想的電壓基準源應該具有完美的初始精度,並且在負載電流、温度和時間變化時電壓保持穩定不變。實際應用中,設計人員必須在初始電壓精度、電壓温漂、遲滯以及供出/吸入電流的能力、靜態電流(即功率消耗)、長期穩定性、噪聲和成本等指標中進行權衡與折衷。 基準源的類型 兩種常見的基準源是齊納和帶隙基準源。齊納基準源通常採用兩端並聯拓撲;帶隙基準源通常採用三端串連拓 實現方式 1.電阻分壓: 只能作為放大器的偏置電壓或提供放大器的工作電流。這主要是由於其自身沒有穩壓作用,故輸出電壓的穩定性完全依賴於電源電壓的穩定性。 2.普通正向二極管 不依賴於電源電壓的恆定基準電壓,但其電壓的穩定性並不高,且温度係數是負的,約為-2mV/℃ 3.齊納二極管 可克服正向二極管作為基準電壓的一些缺點,但其温度係數是正的,約為+2mV/℃ 4.温度補償性齊納二極管 體積小、重量輕、結構簡單便於集成;但存在噪聲大、負荷能力弱、穩定性差以及基準電壓較高、可調性較差等缺點。這種基準電壓源不適用於便攜式和電池供電的場合。 5.帶隙基準源(採用CMOS,TTL等技術實現) 運用半導體集成電路技術製成的基準電壓源種類較多,如深埋層穩壓管集成基準源、雙極型晶體管集成帶隙基準源、CMOS集成帶隙基準源等。“帶隙基準源”是七十年代初出現的一種新型器件,它的問世使基準器件的指標得到了新的飛躍。由於帶隙基準源具有高精度、低噪聲、優點,因而廣泛應用於電壓調整器、數據轉換器(A/D, D/A)、集成傳感器、大器等,以及單獨作為精密的電壓基準件,低温漂等許多微功耗運算放。 總結: 任何系統設計的難點都在於在成本、體積、精確度、功耗等諸多因素的平衡與折衷。為具體設計選擇最佳基準源時需要考慮所有相關參數。有趣的是,很多時候選用較貴的元件反而使系統的整體成本更低,因為它可以降低製造過程中補償和校準的花銷。這就是基準電壓的重要性,需要大家不斷積累。

    時間:2020-03-25 關鍵詞: adc 模擬集成電路 dac

  • 安森美半導體推出創新的USB-C™ PD 3.0控制器,具先進功能集和更高能效

    2020年2月27日 — 推動高能效創新的安森美半導體,推出了一對完全符合USB-C PD 3.0標準的新器件。FAN6390自適應充電控制器使USB-C PD 3.0可編程電源(PPS)標準易於集成到系統中,而NCP12601是高度集成的多模式反激控制器,用於強固的高性能離線電源如適配器 。新器件極大地簡化了基於USB-C PD 3.0的電源設計,提供了更高集成度和可靠性,賦能更高功率密度的設計,用於各種電子設備的應用,如智能手機充電器、AC-DC電源適配器和輔助電源/內部電源管理等。 安森美半導體延續其在電源管理和USB-C PD方案的領先地位,終推出這首款集成的同步整流器和自主控制器產品,簡化次級端系統設計。FAN6390是安森美半導體USB-C PD 3.0控制器系列集成PPS的首款器件。安森美半導體高級總監兼總經理Scott Haddow説:“更大容量電池需具備相同或更快充電時間的趨勢正在加速USB-C PD的採用。FAN6390產品系列實現的集成度令人注目,將增強行業設計並提高旅行適配器的功率密度。”優化的結構提供基於狀態機的運行模式,實現PD 3.0和PPS功能所需的所有功能,從而簡化了最終產品的設計和製造。FAN6390領先業界的同步整流器FET驅動技術實現了高能效。FAN6390的微調選項設置還為設計人員提供靈活性和可編程性。 內置高分辨率10位模數轉換器(DAC) 完全符合USB-C PD 3.0要求,精細地解決了PPS恆流/恆壓(CC / CV)要求。安森美半導體提供經全面驗證的參考設計,進一步幫助設計人員簡化集成工作。NCP12601變頻控制器添增安森美半導體廣泛的USB-C PD 3.0陣容,它結合多模式連續電流模式或非連續電流模式(CCM / DCM)與谷底開關,以適應各種負載條件。此方法比傳統的固定頻率脈寬調製(PWM)控制器能效更高。添加谷底鎖定和專有的靜音跳週期特性顯著提高噪聲性能到領先市場的水平,而頻率抖動則提供改善的電磁干擾(EMI)特徵。 要符合USB-C PD 3.0標準對設計人員可能是個挑戰,NCP12601含獨特的自動調諧和雙級過流保護(OCP),實現所需的OCP功能以符合該標準要求。同時,低損耗的VCC偏置可實現寬輸出電壓範圍,而無需額外的外部電路或複雜的變壓器設計。 可調過功率保護提供斜率補償,確保添加單個外部電阻器後平穩的輸出功率水平,無論工作輸入電壓如何。其他保護特性包括自動恢復或兼容預短路的閂鎖短路保護,和可利用一專用引腳或組合在通用CS引腳上的過温保護(OTP)。

    時間:2020-02-27 關鍵詞: 控制器 usb-c dac

  • 貿澤開售具有內部電壓基準的TI低功耗DACx0501DAC

    2020年1月15日–專注於引入新品並提供海量庫存的電子元器件分銷商貿澤電子(Mouser Electronics)即日起備貨Texas Instruments(TI)的DACx0501數模轉換器(DAC)。這些高精度、低功耗器件提供緩衝輸出電壓,適用於示波器、數據採集儀器、小型蜂窩基站、模擬輸出模塊、過程分析和直流電源等各種應用。作為授權分銷商,貿澤電子致力於快速引入新產品與新技術,幫助客户設計出先進產品,並使客户產品更快走向市場。超過800家半導體和電子元器件生產商通過貿澤將自己的產品帶向全球市場。貿澤只為客户提供通過全面認證的原廠產品,並提供全方位的製造商可追溯性。貿澤電子分銷的TI DACx0501系列DAC包括16位的DAC80501、14位的DAC70501和12位的DAC60501。這些器件提供2.7V至5.5V的寬電源電壓範圍,並且集成了一個2.5V內部電壓基準,可提供三個滿量程輸出電壓範圍。該器件採用了上電覆位電路,可確保DAC輸出以零電平或中間電平上電,並在向器件寫入有效代碼之前一直保持該電平。DACx0501系列器件僅消耗1mA的低電流,並具有掉電工作模式,可將電流消耗降至15µA(5V時的典型值)。此外,貿澤還分銷DAC80501EVM平台,開發人員可將該平台搭配USB2ANY接口適配器使用,從而評估DAC80501DAC的功能和性能。

    時間:2020-01-15 關鍵詞: 數模轉換器 dacx0501 dac

  • Silicon Mitus連續三年參展美國CES,本屆將推出最新音頻解決方案

    韓國首爾板橋–2020年1月3日–電源管理集成電路(PMIC)以及音頻半導體芯片技術領導者Silicon Mitus,Inc.將在1月7日至10日舉行的2020年國際消費電子展(CES)上展示音頻解決方案的最新技術進展,地點是美國拉斯維加斯威尼斯人酒店30樓322套房。為了滿足“無邊框、無孔化、無接口(Bezeless,Notchless,Portless)”的智能消費電子產品的設計需求,連續三年參加消費電子展的Silicon Mitus將會展示經過升級優化的“三無(3Less)”屏幕發聲(Display Sound)技術,為終端用户提供耳目一新的聽覺體驗昇華。在本次電子展上,Silicon Mitus將集中演示用於平板電腦和筆記本電腦的屏幕發聲產品、高級HiFi數字模擬轉換器(DAC),用於人工智能(AI)音箱、條形音箱和智能手機的音頻功放(PA)等產品。應邀參觀的嘉賓將有機會在現場通過樣品測試,親身感受發燒友級品質。屏幕發聲(Display Sound)是實現無邊框(Bezeless)設計所需的核心技術,利用該技術可取消智能手機外部的聽筒和麥克設計,不僅節約手機的內部空間,還可以提高智能手機全面屏畫面的比率,實現真正的無邊框設計。除此之外,在現場還可以欣賞與屏幕發聲完美結合的壓電陶瓷驅動芯片(Piezo Driver),也就是Silicon Mitus的SMA6201產品。這款產品可適用於智能手機、平板、筆記本和台式電腦。通過在顯示面板上引起的細微震動,全屏可自發聲。另外,Silicon Mitus還將展示SMA1303和SMA1304產品。前者是用於智能手機的數字功放(Digital Boost AMP),輸出功率能夠達到2.6W。後者SMA1304產品採用了保護音響的算法,可以全面保護音響免受過熱、過度輸出等環境的影響。Silicon Mitus音頻事業部負責人HS Son表示:“這次演示將進一步證實Silicon Mitus能夠滿足,甚至超越智能手機、消費類電子產品製造商以及終端用户對音頻IC當前標準及預期要求。我們將堅持不懈地繼續把握進軍全球市場的機會,致力於構建更緊密的合作伙伴關係,拓展更寬廣的商業領域。”

    時間:2020-01-03 關鍵詞: ces 音頻解決方案 dac

  • 動態電源控制可最大程度降低功率損耗、提高温度範圍

    人們可能希望讓工業系統中的DAC驅動寬範圍負載。採用固定電源供電的DAC可能會在芯片上產生大量功耗,尤其當負載較小或發生短路至地等情況時。此功耗可能會讓温度上升至超過建議工作限值,成為高通道密度或較高環境温度等系統的主要問題。例如,DAC需向100 Ω至1 kΩ範圍內的用户定義負載提供最高20 mA電流。這種情況下,最低電源電壓必須為20 V。DAC提供的最大電源為V × I = 20V × 20 mA = 0.4W。 若使用1 kΩ負載,則所有電源均由負載消耗,電源無損耗。100 Ω負載功耗僅為0.04 W,因此芯片將浪費或消耗0.36 W。某些情況下,0 Ω負載是有效條件,此時所有電源均消耗在芯片上。採用64引腳LFCSP封裝時,最大環境温度不能超過125°C;四條通道中的每一條功耗均為0.4 W,因此總功耗為1.6 W。 64引腳LFCSP封裝的熱阻為28oC/W。上例中,温度上升為PD × θJA = 1.6W × 28°C/W = 44.8°C。因此,最高安全環境温度僅為80.2°C。可以採用散熱片克服此問題,但由於受到空間和成本的限制,該方法可能並不現實。動態電源控制(DPC)可直接解決這一問題。DC-DC轉換器對5 V電源進行升壓處理,建立一個7.5 V至29.5 V電源。該升壓電源為DAC電流輸出驅動器供電;驅動器提供負載所需的電源。 負載為0 Ω時,DC-DC轉換器輸出為7.5 V,是其最低值。DAC最高功耗僅為7.5 V × 20 mA = 0.15W,與之前的解決方案相比節省了0.25 W。採用DPC後,四條通道(每條通道均短路至地)的最高功耗為0.6 W。温度上升為PD × θJA = 0.6W × 28°C/W = 16.8°C;因此,最高安全工作温度上升至108.2°C。DPC為寬範圍未定義負載、高通道密度和基本不會產生大功耗的高温系統提供了最大的優勢。AD5755 4通道16位數模轉換器提供電壓輸出和電流輸出,適合可編程邏輯控制器(PLC)、分佈式控制系統(DCS)和其它工業過程控制應用。動態電源控制調節輸出驅動器上的電壓,使低阻值負載電阻下的功耗最低並簡化熱管理。每個通道都可以配置為提供:- Voltage output, with 0V to 5V, 0V to 10V, ±5V, or ±10V full-scale range and ±0.04% total unadjusted error (TUE);- 電壓輸出,具有:0 V至5 V、0 V至10 V、±5 V或±10 V滿量程範圍和±0.04%總不可調整誤差(TUE);- Current output, with 0 mA to 20 mA, 4 mA to 20 mA, or 0 mA to 24 mA full-scale range and ±0.05% TUE.- 電流輸出,具有:0 mA至20 mA、4 mA至20 mA或0 mA至24 mA滿量程範圍和±0.05% TUE。每個通道的失調和增益可以獨立進行編程。這些器件可以採用5 V、±5 ppm/°C片內基準電壓源或外部基準電壓源工作。它採用9 × 9 × 0.85 mm、64引腳LFCSP封裝,額定温度範圍為–40°C至+105°C,千片訂量報價為13.65美元/片。上圖顯示該器件的電流輸出電路、DC-DC轉換器和電源控制器。使能電流輸出後,便可檢測輸出FET的VDS。該電壓控制電源控制模塊中的MOSFET以便調節VBOOST,進而根據輸出電流的要求控制VDS。MOSFET開啓後,電感充電至VDS實際值與目標值之差所決定的數值。關閉後,電感放電至電容和VBOOST引腳。每個時鐘週期都會重複該過程,每條通道都有一個DC-DC轉換器。

    時間:2019-03-21 關鍵詞: 電源技術解析 功率損耗 動態電源控制 dac

  • STM32利用DAC+DMA+TIMER 輸出正弦波

    使用的是STM32F407的板子,程序參考的是STM32F4xx固件庫的DAC_SignalsGeneration文件夾下的程序。官方例程分別使用了DAC的禁止生成波(DAC_WaveGeneration_None)的Escalator Wave梯形波,Sine Wave正弦波和stm32內置的的Noise Wave(DAC_WaveGeneration_Noise),Triangle Wave(DAC_WaveGeneration_Triangle)。下面主要説一下輸出正弦波的配置。正弦電壓的數組const uint16_t aSine12bit[32] = {2047, 2447, 2831, 3185, 3498, 3750, 3939, 4056, 4095, 4056,3939, 3750, 3495, 3185, 2831, 2447, 2047, 1647, 1263, 909,599, 344, 155, 38, 0, 38, 155, 344, 599, 909, 1263, 1647};把以上數組用matlab畫出後,如下圖所示:下面是配置DAC通道2的程序,開DMA,設置TIMER6觸發DACvoid DAC_Ch2_SineWaveConfig(void){DMA_InitTypeDef DMA_InitStructure;DAC_InitTypeDefDAC_InitStructure;DAC_InitStructure.DAC_Trigger = DAC_Trigger_T6_TRGO;DAC_InitStructure.DAC_WaveGeneration = DAC_WaveGeneration_None;DAC_InitStructure.DAC_OutputBuffer = DAC_OutputBuffer_Enable;DAC_Init(DAC_Channel_2, &DAC_InitStructure);DMA_DeInit(DMA1_Stream6);DMA_InitStructure.DMA_Channel = DMA_Channel_7;DMA_InitStructure.DMA_PeripheralBaseAddr = (uint32_t)DAC_DHR12R2_ADDRESS;DMA_InitStructure.DMA_Memory0BaseAddr = (uint32_t)&aSine12bit;DMA_InitStructure.DMA_DIR = DMA_DIR_MemoryToPeripheral;DMA_InitStructure.DMA_BufferSize = 32;DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable;DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord;DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_HalfWord;DMA_InitStructure.DMA_Mode = DMA_Mode_Circular;DMA_InitStructure.DMA_Priority = DMA_Priority_High;DMA_InitStructure.DMA_FIFOMode = DMA_FIFOMode_Disable;DMA_InitStructure.DMA_FIFOThreshold = DMA_FIFOThreshold_HalfFull;DMA_InitStructure.DMA_MemoryBurst = DMA_MemoryBurst_Single;DMA_InitStructure.DMA_PeripheralBurst = DMA_PeripheralBurst_Single;DMA_Init(DMA1_Stream6, &DMA_InitStructure);DMA_Cmd(DMA1_Stream6, ENABLE);DAC_Cmd(DAC_Channel_2, ENABLE);DAC_DMACmd(DAC_Channel_2, ENABLE);}下面是定時器6的配置程序定時器更新頻率是84M/(0xFF+1)=328KHZvoid TIM6_Config(void){TIM_TimeBaseInitTypeDefTIM_TimeBaseStructure;RCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM6, ENABLE);TIM_TimeBaseStructInit(&TIM_TimeBaseStructure);TIM_TimeBaseStructure.TIM_Period = 0xFF;TIM_TimeBaseStructure.TIM_Prescaler = 0;TIM_TimeBaseStructure.TIM_ClockDivision = 0;TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;TIM_TimeBaseInit(TIM6, &TIM_TimeBaseStructure);TIM_SelectOutputTrigger(TIM6, TIM_TRGOSource_Update);TIM_Cmd(TIM6, ENABLE);}因為我們的正弦波形是由32個點構成,所以輸出的正弦波形的頻率是328K/32=10.25K用示波器驗證,如下圖所示

    時間:2019-01-10 關鍵詞: dma STM32 timer 輸出正弦波 dac

  • 關於STM32 DAC使用

    關於DAC的使用相對很簡單,這裏只注意兩點:1.從瞭解寄存器原理來説知道DAC輸出是受DORx寄存器直接控制的,但是我們不能直接往DORx寄存器(可讀)寫入數據,而是通過DHRx間接的傳給DORx寄存器,實現對DAC輸出的控制。2.關於STM32的DAC通道輸出緩存控制位:手冊並沒有解釋這個輸出緩存實現原理,這裏我們一般不需要緩存即可。32的這個輸出緩存使能雖然使輸出能力強,但卻會導致輸出實際電壓無法到0V,這是一個嚴重的硬件bug

    時間:2019-01-10 關鍵詞: STM32 dac

  • DAC數模轉換後緩衝低通濾波電路

      第一級低通緩衝使用的運放OPA627單運放集成,頻率最大可達16MHZ,轉換速率可達55V/us,各個參數都相當的不錯。第二級使用的是雙運放OPA2134,極富膽味。這個電路主要是比較簡單,方便初學者製作,只要使用的元件選料好點,都可以讓你的CD機脱胎換骨。其中U1的負輸入端(即2腳)接在DAC數模解碼的輸出端即可。這兩片IC價格有點貴,經濟條件一般的朋友可以選用其他的由場效應管構成輸入的運放IC,例如中端的 OP275,低價的可以選用LF353或單運放LF356(注意:LF系列只有NS國半的聲音還過得去,其他的不做考慮),TL082或TL072也屬於這類,但用在這裏就沒有摩機的必要了。個人認為最少要用國半的LF353.  經濟允許又要求高的朋友可以換成AD827或AD712。第一級運放的頻率還是選高一點的好。  NE5532或其它不是由場效應管做輸入的運放不可以用在第一級緩衝,因為這裏要求高阻抗輸入,否則會造成信號損耗。(另:現在聽5532感覺聲音毛刺生硬,我基本已經不用了)

    時間:2019-01-04 關鍵詞: 電源技術解析 數模轉換 dac

  • STM32 DAC的配置與使用

    STM32 的 DAC 模塊(數字/模擬轉換模塊)是 12 位數字輸入,電壓輸出型的DAC。DAC 可以配置為 8 位或 12 位模式,也可以與 DMA 控制器配合使用。DAC工作在 12 位模式時,數據可以設置成左對齊或右對齊。DAC 模塊有 2 個輸出通道,每個通道都有單獨的轉換器。在雙DAC 模式下,2 個通道可以獨立地進行轉換,也可以同時進行轉換並同步地更新 2 個通道的輸出。DAC 可以通過引腳輸入參考電壓 VREF+以獲得更精確的轉換結果。STM32 的 DAC 模塊主要特點有:① 2 個 DAC 轉換器:每個轉換器對應 1 個輸出通道② 8 位或者 12 位單調輸出③ 12 位模式下數據左對齊或者右對齊④ 同步更新功能⑤ 噪聲波形生成⑥ 三角波形生成⑦ 雙 DAC 通道同時或者分別轉換⑧ 每個通道都有 DMA 功能使用庫函數的方法來設置 DAC 模塊的通道 1 來輸出模擬電壓,其詳細設置步驟如下:1)開啓 PA 口時鐘,設置 PA4 為模擬輸入。STM32F103ZET6 的 DAC 通道 1 在 PA4 上,所以,我們先要使能 PORTA 的時鐘,然後設置 PA4 為模擬輸入。DAC 本身是輸出,但是為什麼端口要設置為模擬輸入模式呢?因為一但使能 DACx 通道之後,相應的 GPIO 引腳(PA4 或者 PA5)會自動與 DAC 的模擬輸出相連,設置為輸入,是為了避免額外的干擾。使能 GPIOA 時鐘:RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE ); //使能 PORTA 時鐘設置 PA1 為模擬輸入只需要設置初始化參數即可:GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AIN; //模擬輸入2)使能 DAC1 時鐘。同其他外設一樣,要想使用,必須先開啓相應的時鐘。 STM32 的 DAC 模塊時鐘是由 APB1提供的,所以我們調用函數 RCC_APB1PeriphClockCmd()設置 DAC 模塊的時鐘使能。RCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC, ENABLE ); //使能 DAC 通道時鐘3)初始化 DAC,設置 DAC 的工作模式。該部分設置全部通過 DAC_CR 設置實現,包括:DAC 通道 1 使能、DAC 通道 1 輸出緩存關閉、不使用觸發、不使用波形發生器等設置。這裏 DMA 初始化是通過函數 DAC_Init 完成的:void DAC_Init(uint32_t DAC_Channel, DAC_InitTypeDef* DAC_InitStruct)參數設置結構體類型 DAC_InitTypeDef 的定義:typedef struct{uint32_t DAC_Trigger; //設置是否使用觸發功能uint32_t DAC_WaveGeneration; //設置是否使用波形發生uint32_t DAC_LFSRUnmask_TriangleAmplitude; //設置屏蔽/幅值選擇器,這個變量只在使用波形發生器的時候才有用uint32_t DAC_OutputBuffer; //設置輸出緩存控制位}DAC_InitTypeDef;實例代碼:DAC_InitTypeDef DAC_InitType;DAC_InitType.DAC_Trigger = DAC_Trigger_None; //不使用觸發功能 TEN1=0DAC_InitType.DAC_WaveGeneration = DAC_WaveGeneration_None;//不使用波形發生DAC_InitType.DAC_LFSRUnmask_TriangleAmplitude = DAC_LFSRUnmask_Bit0;DAC_InitType.DAC_OutputBuffer = DAC_OutputBuffer_Disable ; //DAC1 輸出緩存關閉DAC_Init(DAC_Channel_1,&DAC_InitType); //初始化 DAC 通道 14)使能 DAC 轉換通道初始化 DAC 之後,理所當然要使能 DAC 轉換通道,庫函數方法是:DAC_Cmd(DAC_Channel_1, ENABLE); //使能 DAC15)設置 DAC 的輸出值。通過前面 4 個步驟的設置,DAC 就可以開始工作了,我們使用 12 位右對齊數據格式,所以我們通過設置 DHR12R1,就可以在 DAC 輸出引腳(PA4)得到不同的電壓值了。庫函數的函數是:DAC_SetChannel1Data(DAC_Align_12b_R, 0);第一個參數設置對齊方式,可以為 12 位右對齊 DAC_Align_12b_R,12 位左對齊DAC_Align_12b_L 以及 8 位右對齊 DAC_Align_8b_R 方式。第二個參數就是 DAC 的輸入值了,這個很好理解,初始化設置為 0。這裏,還可以讀出 DAC 的數值,函數是:DAC_GetDataOutputValue(DAC_Channel_1);以下為代碼://DAC通道1輸出初始化void Dac1_Init(void){ GPIO_InitTypeDef GPIO_InitStructure; DAC_InitTypeDef DAC_InitType; RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE ); //使能PORTA通道時鐘 RCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC, ENABLE ); //使能DAC通道時鐘 GPIO_InitStructure.GPIO_Pin = GPIO_Pin_4; // 端口配置 GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AIN; //模擬輸入 GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz; GPIO_Init(GPIOA, &GPIO_InitStructure); GPIO_SetBits(GPIOA,GPIO_Pin_4) ;//PA.4 輸出高 DAC_InitType.DAC_Trigger=DAC_Trigger_None; //不使用觸發功能 TEN1=0 DAC_InitType.DAC_WaveGeneration=DAC_WaveGeneration_None;//不使用波形發生 DAC_InitType.DAC_LFSRUnmask_TriangleAmplitude=DAC_LFSRUnmask_Bit0;//屏蔽、幅值設置 DAC_InitType.DAC_OutputBuffer=DAC_OutputBuffer_Disable ; //DAC1輸出緩存關閉 BOFF1=1 DAC_Init(DAC_Channel_1,&DAC_InitType); //初始化DAC通道1 DAC_Cmd(DAC_Channel_1, ENABLE); //使能DAC1 DAC_SetChannel1Data(DAC_Align_12b_R, 0); //12位右對齊數據格式設置DAC值}//設置通道1輸出電壓//vol:0~3300,代表0~3.3Vvoid Dac1_Set_Vol(u16 vol){ float temp=vol; temp/=1000; temp=temp*4096/3.3; DAC_SetChannel1Data(DAC_Align_12b_R,temp);//12位右對齊數據格式設置DAC值}在使用的過程中,只需要調用 DAC_SetChannel1Data(DAC_Align_12b_R,temp);該函數就可以隨意設定需要輸出的電壓值。

    時間:2019-01-04 關鍵詞: STM32 配置與使用 dac

  • stm32 dac 配置過程

    DAC模塊的通道1來輸出模擬電壓,其詳細設置步驟如下:1)開啓PA口時鐘,設置PA4為模擬輸入。STM32F103ZET6的DAC通道1是接在PA4上的,所以,我們先要使能PORTA的時鐘,然後設置PA4為模擬輸入(雖然是輸入,但是STM32內部會連接在DAC模擬輸出上)。2)使能DAC1時鐘。同其他外設一樣,要想使用,必須先開啓相應的時鐘。STM32的DAC模塊時鐘是由APB1提供的,所以我們先要在APB1ENR寄存器裏面設置DAC模塊的時鐘使能。3)設置DAC的工作模式。該部分設置全部通過DAC_CR設置實現,包括:DAC通道1使能、DAC通道1輸出緩存關閉、不使用觸發、不使用波形發生器等設置。4)設置DAC的輸出值。通過前面3個步驟的設置,DAC就可以開始工作了,我們使用12位右對齊數據格式,所以我們通過設置DHR12R1,就可以在DAC輸出引腳(PA4)得到不同的電壓值了。

    時間:2018-12-31 關鍵詞: STM32 配置過程 dac

  • STM32_DAC輸出電壓

    今天講解“STM32F103DAC輸出電壓”功能。今天提供並講解的軟件工程,基於軟件工程“A0.0.0(STM32F10x_TIM延時)”修改而來。若不知道如何而來,請關注微信公眾號“EmbeddDeveloper”獲取更多信息。本着免費分享的原則,將講解的工程源代碼分享給大家,還望看到的朋友關注和推廣一下微信公眾號,增加一下人氣。每天提供下載的“軟件工程”都是在硬件板子上進行多次測試、並保證沒問題才上傳至360雲盤。今天的軟件工程下載地址(360雲盤)://yunpan.cn/cPU3YIHzcu6Eu訪問密碼 11f0STM32F10x的資料可以在我360雲盤下載://yunpan.cn/crBUdUGdYKam2訪問密碼 ca90關於“STM32F103DAC輸出電壓”我把重要的幾點在下面分別講述,若不明白,請關注微信公眾號“EmbeddDeveloper”查閲或留言。一、RCC時鐘配置該函數位於在bsp.c文件下面;使能RCC時鐘:RCC_APB1Periph_DAC這裏DA的時鐘不像AD有AD1、AD2等,DA是共用時鐘,所以調用接函數的時候一定要區分DA1和DA2開來。二、引腳配置該函數位於在dac.c文件下面;對DA通道1所使用的引腳進行配置。注意:這裏的DAC_OUT1引腳是固定對應的PA4的,一旦啓動DA1功能,這個引腳就用於DAC功能了。三、DAC配置該函數位於在dac.c文件下面;對DA進行配置。配置的每一條語句都有註釋,請看源代碼.這裏配置的都比較基礎的,後續我會講解複雜一點的配置(前期第一階段定位在初級,所以,如果你想了解更高級的功能,請持續關注我的微信公眾號)。四、輸出電壓該函數位於在dac.c文件下面;調用這個接口就可以在PA4引腳上輸出相應的電壓值(注意這個接口適用於參考電壓為3.3V的情況下,若參考電壓改了,換算的公式也要對應改,看源代碼的人都應該知道怎麼修改)。這裏是使用軟件出發轉換,後期會使用其他方法觸發。五、主函數應用該函數位於在main.c文件下面;主要就是在上電配置DA,並讓其在PA4引腳上輸出1.5V的電壓。可以看到現象:間隔500ms,LED變化,串口打印出字符串。六、今天的重點提示A.DA1和DA2的配置基本一樣;B.為了避免寄生的干擾和額外的功耗,引腳PA4或者PA5在之前應當設置成模擬輸入(AIN),因此在引腳配置的地方配置為:GPIO_Mode_AIN。

    時間:2018-12-25 關鍵詞: STM32 輸出電壓 dac

  • 混頻器用作開關,可使 DAC 採樣頻率加倍

    只要把兩個 DAC 交錯接入一個單元,你就可以有效地使一個 DAC 的採樣速率增加一倍。輪流更新每個 DAC,並切換到合適的輸出端,就可以使整個系統的有效吞吐率加倍。在複用這些 DAC 的輸出時使用高質量的高速開關,這對系統總體性能是至關重要的。本設計實例中的電流型 DAC 考慮到輸出開關的電流導引實施。電流導引使用的兩個差分晶體管對,以四象限乘法器的形式交叉耦合(圖 1)。在這種結構中,晶體管的飽和電壓最小,電壓擺幅很小,而開關速度很高。2.5GHz 的AD8343 型混頻器包含一個可用高速電流型開關的完整四象限乘法器結構。AD8343 內部的偏置電路把發射極直流電壓設定為大約 1.2V,而發射極直流電壓又反過來設定 DAC 輸出端必需的依從電壓。只是在基極連線上有一個最小驅動信號時,發射極才以虛擬的交流接地出現。這些節點的電壓擺幅減小,可將寄生電容的影響減小到最低程度。本設計實例使用兩個 AD8343 混頻器作為高速開關,以便複用來自兩個 AD9731 型DAC 的差分輸出電流(圖 2)。在混頻器的輸出側,終端電阻器為電源留出了直流路徑,為電流—電壓轉換做好了準備,並表現為 50Ω 單端反向終端阻抗。這種配置允許該電路通過兩根 50Ω 同軸電纜來驅動位於遠處的 100Ω 差分負載。LO 輸入端的低電平時鐘信號來自終端阻抗為10Ω的高速 LVDS 緩衝器。大約 ±3.5mA 的 p-p 驅動器在 LO 輸入端產生大約 70mV p-p 驅動電壓。圖 3 表明該電路提供的輸出上升時間和下降時間快於 200 ps。 圖2, “像打乒乓球一樣”輪流更新兩個 DAC 的輸出,可以有效地使吞吐率加倍。作者:Randall Carver ,Analog Devices,Geensboro,NC

    時間:2018-12-20 關鍵詞: 電源技術解析 混頻器 dac

首頁  上一頁  1 2 3 4 5 6 7 8 9 10 下一頁 尾頁
發佈文章

技術子站